Las conclusiones de las simulaciones son claras.
Para un sistema ADC de alta precisión como es el
simulado (24 Bit) la característica de jitter de la
señal de muestreo es crítica a medida que se
aumenta la frecuencia en la entrada. Mientras que
para 1KHz podemos obtener la máxima resolución
del convertidor (suponiendo un comportamiento
ideal del mismo) con un jitter de 18ps, para señales
de 20 Khz. el máximo jitter permitido sería de
0.9ps. Esto en la práctica es imposible de obtener
ya que, en la actualidad, los dispositivos
comerciales con un menor jitter rondan los 5ps.
Esto nos muestra como a la hora de diseñar un
ADC de alta resolución se debe prestar máxima
atención a los circuitos responsables de la señal de
muestreo y al layout del sistema ya que el mínimo
ruido en dicha señal perjudicará en gran medida el
rendimiento del convertidor.